Arasan推出UFS 5.0主机控制器IP,加速移动存储技术发展
Arasan UFS 5.0主机控制器IP框图。 UFS IP可立即用于ASIC和FPGA应用。
Arasan近日宣布其最新的UFS 5.0主机控制器IP正式上市。这一产品已被测试公司用于合规性测试和生产测试。此举标志着Arasan在支持JEDEC和MIPI标准方面的持续承诺。UFS 5.0主机控制器IP在采用M-PHY HS-Gear 6模式运行时,支持高达46.694 Gbps的数据吞吐量,为高端智能手机和边缘AI设备等先进移动应用提供了极高的数据传输速率,同时保持低功耗。
Arasan自2010年加入UFS协会,并在2011年成为行业内首家能够同时提供完整UFS IP解决方案和M-PHY IP的供应商。自此以来,Arasan的UFS IP已被多家主要存储器供应商和半导体公司授权使用,成为UFS生产测试仪和合规性测试仪中的标准IP。
UFS技术的背景与发展
通用闪存存储(Universal Flash Storage, UFS)是由JEDEC制定的一项高性能移动存储设备标准,旨在满足下一代数据存储需求。UFS整合了MIPI UniPro标准以及M-PHY标准,成为移动系统设计的数据传输标准。自2005年以来,Arasan一直担任MIPI Association的执行理事成员,提供全面的MIPI IP产品组合,包括UNIPRO IP和M-PHY IP。
“我们很自豪地宣布推出UFS 5.0主机IP,这进一步巩固了我们在UFS领域的领先地位,”Arasan首席技术官Prakash Kamath表示。“该IP满足了移动应用对更高速度的需求,这些应用在要求高吞吐量的同时,还需具备低功耗和低引脚数的特性。”
技术创新与市场影响
Arasan的UFS 5.0主机IP加入了其完备的固态存储IP解决方案阵容,其中包括面向NOR闪存的xSPI IP和PSRAM IP、适用于低吞吐量NAND闪存应用的eMMC控制器,以及集成了无缝PHY IP的NAND闪存控制器IP。该PHY IP已在各大晶圆代工厂实现4纳米及以下工艺节点的供应。
UFS 5.0主机IP可立即授权,同时还可授权M-PHY DFE(数字前端)和UFS 5.0软件栈。该IP可用于FPGA和ASIC应用,进一步拓展了其市场应用范围。
“经过生产测试仪和仿真平台验证的、符合标准的 UFS 5.0 IP,能够加速UFS 5.0在ASIC领域的推广应用。” — Prakash Kamath
未来展望与行业影响
Arasan的这一发布不仅巩固了其在移动存储和连接接口IP领域的地位,还预示着UFS技术在未来的广泛应用。随着移动设备需求的增长,UFS 5.0主机控制器IP的推出有望推动高性能存储解决方案的普及。
关于Arasan:Arasan Chip Systems是移动存储和连接接口IP领域的领先供应商,其IP已被超过10亿颗芯片采用。公司提供高质量、硅验证的完整IP解决方案,涵盖数字IP、模拟混合信号PHY IP、验证IP、硬件开发工具包及软件。自90年代中期以来,Arasan一直站在移动技术发展的前沿,通过基于标准的IP,为智能手机、汽车、无人机及物联网(IoT)设备等多种移动设备提供支持。
如需了解更多信息,请访问Arasan官方网站或联系[email protected]。